基于ARM-FPGA的IRIG-B码产生器的研制这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2021-12-30
上传用户：
随着半导体技术与数字集成电路(微处理器、存贮器以及标准逻辑门电路等)技术的迅速发展，特别是随着计算机技术的发展，在工业生产和科学技术研究的各行各业中，人们利用PC机的强大处理功能代替传统仪器的某些部件，开发出各种测量仪器(虚拟仪器)，传统仪器的数字逻辑部分多是采用分立集成电路(IC)组成，分立IC愈多，给系统的电路设计、调试及维护带来诸多不便。而随着EDA技术的飞速发展，大规模可编程逻辑芯片CPLD / FPGA应运而生。这类芯片可以替代几十甚至上百块通用IC芯片，而且，因其可用硬件描述语言进行芯片设计、支持在线编程和在系统编程等优点而备受青睐。本课题主要是用FPGA实现一个验证平台。用于SOC及IPCore的验证。用FPGA系统验证板实现在实际硬件环境中的验证可以弥补ASIC 设计流程中仿真的不足, 通过该验证也可以加快ASIC设计且降低由于逻辑问题所造成ASIC 开发中的成本损耗。本文首先介绍了EDA技术的发展，然后介绍了FPGA，SOC,和IPCore的一些基本概念，分析了FPGA在现代集成电路设计领域的一些应用。最后，具体设计了一块用设计验证的开发板，并讨论了其设计结构，流程及验证方法。
上传时间： 2013-05-16
上传用户：bakdesec
~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D\~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OBM(9}~}
上传时间： 2015-02-22
上传用户：ommshaggar
b to b 模式 电子商务系统 ，c# 开发 , B/S结构
上传时间： 2014-01-20
上传用户：hanli8870
樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不重複 (3) 每個節點內的指標個數為元素個數加一 (4) 第 i 個指標所指向的子節點內的所有元素值皆小於父節點的第 i 個元素 (5) B 樹內的所有末端節點深度一樣
上传时间： 2017-05-14
上传用户：日光微澜
欧几里德算法：辗转求余 原理: gcd(a,b)=gcd(b,a mod b) 当b为0时,两数的最大公约数即为a getchar()会接受前一个scanf的回车符
上传时间： 2014-01-10
上传用户：2467478207
数据结构课程设计 数据结构B+树 B+ tree Library
上传时间： 2013-12-31
上传用户：semi1981
该文档为基于FPGA的SoC原型验证的设计与实现简介文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2021-11-18
上传用户：
本文是关于Altera公司SoC FPGA 的用户手册（英文版） 。文中主要介绍了什么是SoC FPGA、SoC FPGA相关知识介绍、为什么要使用SoC FPGA以及SoC FPGA都应用到哪些方面。
上传时间： 2013-10-14
上传用户：jrsoft
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-11-06
上传用户：smallfish
